er en testmetodikk som utnytter at en CMOS-krets trekker vesentlig mindre tomgangsstrøm enn en som er i aktivitet.
